人工智能训练基础设施正在重构数据中心内部互连的需求标准。在现代AI集群中，纵向扩展网络（Scale-upNetwork）——即机架到POD层级、用于短距互联GPU的高带宽交换架构，模型训练产生的绝大部分业务流量均经由该网络传输。随着大模型规模与机柜算力密度持续提升，互连带宽性能已成为制约系统性能的核心瓶颈。
数十年来，铜缆始终是短距离通信的基础介质。但当单通道线速率突破200Gbit/s后，依靠铜缆继续提速会遭遇物理与架构层面的底层限制，具体包括：
-高速串并转换电路（SerDes）与数字信号处理器（DSP）带来的功耗大幅上升；
-传输速率提升会显著缩短信号有效传输距离；
-信号均衡、重定时处理引入额外传输时延；
-物理布线拥堵，限制系统带宽密度上限。
仅将信号从处理器驱动至板卡边缘，在传输尚未开始时便已消耗数皮焦耳/比特的能量并产生数百纳秒的延迟。若继续通过铜缆提升带宽，需要更高的SerDes速率和更复杂的数字信号处理，这不仅增加了功耗与复杂度，还会进一步牺牲传输距离。
因此，AI基础设施在纵向扩展网络上被迫迈入“后铜时代”。这一架构变革的核心思路是缩短铜走线长度以降低传输功耗。可行方案是将光引擎贴近计算芯片布置，最终实现芯片与光引擎共封装集成。
CPO共封装光学：架构的颠覆性变革共封装光学（CPO）将光收发引擎与计算芯片就近集成，大幅降低了电信号传输损耗。通过对整条链路进行全局优化，CPO能够显著减少甚至消除电层DSP，从而大幅降低整体能耗与延迟。其代价是对光引擎提出了更严苛的挑战，包括在高温环境下的更高可靠性要求，同时器件可占用的载板面积被大幅压缩。
相比铜缆，光互连核心优势在于支持光域空分复用、波分复用技术。依托该特性，CPO可全面优化链路核心指标：更低功耗、更高传输速率、更优异的链路稳定性与长期可靠性。
由此产生的核心设计问题不再是简单的“铜还是光？”而是：“快而窄（Fast-and-Narrow）”还是“宽而慢（Wide-and-Slow）”？
快而窄与宽而慢架构对比
当前的光学实现方案大多延续了传统铜缆的设计思路：采用PAM4脉冲幅度调制搭配高性能DSP，以少量通道承载超高单通道线速率。该快而窄方案可兼容现有成熟高速SerDes架构，仅通过少量通道即可满足总带宽需求；但短板在于对链路信噪比要求严苛、信号处理流程更长，会引入额外功耗代价。
与之相对的另一路线优先提升通道并行数量，而非拉高单通道速率。宽而慢（WaS）架构的核心特点如下：
•采用大量光通道，单通道工作在中低速率；
•支持NRZ不归零码调制；
•可大幅简化甚至完全取消DSP；
更低的单通道速率大幅降低了了信号完整性设计压力，简化配套电路设计，提升链路抗干扰能力，同时降低单位比特传输功耗。对于总带宽、传输能效与链路可靠性要求极高的AI算力纵向扩展网络，低速多通道架构天然适配系统级优化目标。该路线不再依赖时分复用提升带宽，转而采用空分复用、波分复用等光域复用方案。
(图1：快而窄（采用DSP的高速PAM4）与宽而慢（采用简化电路的并行NRZ通道）架构的概念对比)VCSELCPO：跨速率的高能效互连垂直腔面发射激光器（VCSEL）兼具高传输能效、良好可扩展性与成熟量产工艺，无论单通道速率高低，都是CPO应用场景的理想光源。
全速率区间保持高能效
VCSEL可适配各类传输速率场景，在宽工作速率区间内均可维持优异的电光转换效率。器件体积小巧，搭配速率适配灵活性，在不牺牲传输能效的前提下，为系统架构设计提供充足自由度。
量产工艺成熟、长期可靠性经市场验证
VCSEL器件在数据通信领域商用已有数十年，具备成熟量产工艺与大量现场可靠性验证数据。器件工作在中低速率时，电、热应力显著降低，可保障长期稳定运行。
直接调制、通道完全独立
VCSEL可做成阵列封装，阵列内每颗发光单元均可独立驱动；各VCSEL通道支持直接调制，且通道间物理相互隔离。该特性带来多重优势：
•通道间物理隔离；
•局部故障不扩散；
•备用通道方案可工程落地；
•大幅提升集群整体容错能力。
区别于共享光路架构，物理隔离的独立通道可避免单点故障扩散至整个系统。
宽而慢架构的核心优势大规模AI系统中的低时延优势
尽管传输能效是行业关注重点，但对时序高度同步的AI训练集群而言，传输时延同样是核心指标。搭载复杂DSP的高速PAM4链路会引入多级信号处理与重定时开销；而低速多通道NRZ架构简化信号处理流程、缩短电传输链路，可同时降低时延与硬件成本。
系统可靠性与链路稳定性提升
大模型训练任务对链路中断高度敏感，一旦算力纵向扩展链路发生故障，训练任务需回滚至最近的检查点重新运行，将产生巨额算力成本损耗。
宽而慢VCSEL阵列可通过以下方式提升系统可靠性：
•单通道功耗更低，器件电/热应力更小；
•信号处理逻辑简化，信号判决环节更少；
•通道物理隔离；
•可低成本配置备用通道。
各通道独立工作，故障仅局限于单通道，不会通过共享光路扩散。在宽而慢方案中，引入备用通道的开销极小。同时可搭载基础纠错编码（ECC），且不会带来明显的时延、功耗增量。
(a)VCSEL阵列FIT率随备用通道数量的变化
(b)二维阵列纠错编码示意图
(图2：宽而慢VCSEL阵列架构中，总可靠性随备用通道占比变化的示意图)带宽密度：关键的扩展指标
除传输能效外，AI互连的扩展日益依赖于带宽密度，通常以Tbit/s/mm²来衡量。
采用窄间距封装、中低速工作的VCSEL阵列，无需使用高复杂度调制方案，即可实现数Tbit/s/mm²的面带宽密度，为AI算力基础设施持续扩容预留充足性能余量。
极致能效：链路单比特能耗逼近1皮焦
传输能效是衡量AI纵向扩展网络的决定性指标。一套优化后的低速多通道VCSEL共封装架构，通过简化配套电路、去掉DSP模块、采用高效驱动芯片、精细化光电协同设计，有望实现全链路端到端功耗低于1皮焦耳/比特（sub-1pJ/bit）。
3.2TCPOTile的总能效估算图
(图3：铜缆、可插拔光模块、硅光CPO、MicroLED方案与VCSEL宽而慢CPO的总链路能耗对比估算)各类新兴光互联技术路线定位对比
业界正探索多种用于AI数据中心共封装光学的技术，包括MicroLED光源和硅光解决方案。
各类技术路线各有侧重，基于VCSEL的低速多通道CPO方案综合优势均衡，具体包含：
•优异电光转换效率；
•光源支持直接调制；
•全速率区间均保持优异传输能效；
•兼容标准多模光纤；
•通道物理隔离、互不干扰；
•具备成熟规模化量产工艺；
上述综合优势使得宽而慢VCSEL架构成为AI纵向扩展网络中极具竞争力且可大规模扩展的选择。
结语：迈向光子优先的AI基础设AI纵向扩展网络从铜互连向光互连转型已成行业大势。下一代互连架构演进方向，可能从快而窄方案转向以能效、低时延、高容错为核心优化目标的宽而慢大规模并行光互连架构。
宽而慢VCSEL共封装光学是落地“光子优先”AI算力基础设施的可行技术路线，可满足下一代AI数据中心对带宽性能、传输能效与长期可靠性的全部需求。该方案依托成熟完整的产业链生态，拥有经过大规模验证的成本模型与现场可靠性数据；这并非现有架构的小幅迭代升级，而是依靠并行化、电路简化实现的底层架构革新。铜互连已逼近基础物理性能极限，光互连不能再简单复刻铜缆的设计思路，系统架构设计需充分利用光域各类复用技术，完成全链路协同优化。
文章来源：Coherent高意
投稿与新闻线索：邮箱：tuijiancn88#163.com（请将#改成@）
特别声明：企业推荐网转载其他网站内容，出于传递更多信息而非盈利之目的，同时并不代表赞成其观点或证实其描述，内容仅供参考。版权归原作者所有，若有侵权，请联系我们删除。
